DIALOG(R) File 347: JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

04227114 **Image available**
FLIP-FLOP CIRCUIT

1

PUB. NO.: 05-218814 [J P 5218814 A] PUBLISHED: August 27, 1993 (19930827)

INVENTOR(s): KAWASAKI HIDETOSHI

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 04-041922 [JP 9241922] FILED: January 31, 1992 (19920131)

INTL CLASS: [5] H03K-003/037

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JOURNAL: Section: E, Section No. 1471, Vol. 17, No. 661, Pg. 104,

December 07, 1993 (19931207)

ABSTRACT

PURPOSE: To obtain a compact flip-flop circuit which works at a high spied and with the small power consumption by transferring the input information accumulated in a capacitor via an inverter consisting of a direct coupled field effect transistor logic circuit.

CONSTITUTION: A master latch circuit 41 transfers the new input data D1 to a capacitor C1 via a field effect transistor TR Q41 in the rising timing of a clock signal CK. At the same time, the circuit 41 outputs the newly stored latch data D2 to a slave via an inverter 141. Similarly, a slave latch circuit 42 transfers the data D2 inputted from the circuit 41 to a capacitor C2 in the rising timing of a clock signal ICK. At the same time, the circuit 42 outputs the data D2 as the latch data D3 via an inverter 142.

			·	•	A
					•
					•
		· .			
					•

DIALOG(R) File 351: Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv.

009613849 **Image available**
WPI Acc No: 1993-307397/199339

XRPX Acc No: N93-236708

Small, fast flip-flop circuit with low power consumption - has two latches with transfer gate comprising FET and capacitor, and transfers input data stored in capacitor through inverter comprising direct coupled FET logic circuit NoAbstract

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 5218814 A 19930827 JP 9241922 A 19920131 199339 B

Priority Applications (No Type Date): JP 9241922 A 19920131

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 5218814 A 9 H03K-003/037

Abstract (Basic): JP 5218814 A Dwg.1/12

		_
	N	
		,
,		

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出額公開番号

特開平5-218814

(43)公開日 平成5年(1993)8月27日

(51) Int.Cl.⁵

設別記号 庁内整理番号 FΙ

技術表示箇所

H03K 3/037

B 7436-5J

審査請求 未請求 請求項の数1(全 9 頁)

(21)出願番号

特顯平4-41922

(22)出顧日

平成4年(1992)1月31日

(71)出額人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 川▲さき▼ 英俊

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

(54)【発明の名称】 フリツブフロツブ回路

(57)【要約】

【目的】 本発明は、フリツブフロツブ回路において、 小型かつ低消費電力で高速動作するフリップフロップ回 路を実現する。

【構成】 フリツブフロツブ同路の第1及び第2のラツ チ部を電界効果トランジスタでなる転送ゲートとキャパ シタで構成し、当該キヤバシタに蓄積された入力情報を 直結形電界効果トランジスタ論理回路でなるインパータ を介して転送することにより、低消費電力で高速動作す るフリツプフロツプ回路を従来に比して一段と少ない素 子数で実現することができる。




図1 実施例によるマスタ・スレーブ型 フリップフロップ回路の構成

1

【特許請求の範囲】

【請求項1】クロツクバルスが立ち上がるタイミングで 入力情報を第1のフリツプフロツプ回路に読み込み、統 くクロツクバルスが立ち下がるタイミングで上記第1の フリツプフロツブ回路に蓄積された入力情報を後段の第 2のフリツプフロツブ回路に転送するマスタ・スレーブ 型のフリツブフロツブ回路において、

上記第1及び第2のフリツプフロツブ回路は、電界効果 トランジスタでなる第1及び第2の転送ゲートと、

上記転送ゲートを介して読み込まれた上記入力情報を書 10 積する第1及び第2のキヤパシタと、

直結形電界効果トランジスタ論理回路で構成され、上記 第1及び第2のキャパシタに蓄積された上記入力情報を 後段に反転して出力する第1及び第2のインバータとを **具えることを特徴とするフリツプフロツブ回路。**

【発明の詳細な説明】

[0001]

【目次】以下の顧序で本発明を説明する。

産業上の利用分野

従来の技術(図6及び図7)

発明が解決しようとする課題(図8~図12)

課題を解決するための手段 (図1)

作用(図5)

実施例(図1~図5)

発明の効果

[0002]

【産業上の利用分野】本発明はフリツプフロツブ回路に 関し、例えば集積同路内に内蔵され、高速動作するマス タ・スレープ型のフリップフロップ回路に適用して好適 なものである。

[0003]

【従来の技術】従来、半導体集積回路は一段と大規模か つ高速化し、そのチツブ面積の縮小と低消費電力化が重 要な課題となつている。例えば携帯電話等の移動体通信 機器においては、携帯電話本体の小型化と乾電池で駅動 できる低消費電力化のため信号変調回路用IC(Integr ated circuit) を小型かつ低消費電力化することが要望 されている(図6)。

[0004]携帯電話の場合、通常2 (GHz) の搬送波 周波数に対して約 300 [KHz] のパンド幅で伝送される デイジタル信号を送受信するため、当該デイジタル信号 を送受信するπ/1位相シフト変調回路1を一段と小型 化かつ低消費電力にすることが望まれる。

[0005] 因みに π/4位相シフト変調回路 1 は、周 波数 2 倍週倍用ミキサ 2 に搬送波信号 5 1 を入力すると 位相が 180° 異なる 2 倍避倍撤送信号 S 2 及び S 3 に変 換すると共に、当該2倍避倍撤送信号S2及びS3の周 波数を搬送周波数 f に対して2倍に変調して出力するよ うになされている。

該2倍逓倍搬送信号S2及びS3の位相を1/2に分周 すると共に、位相変調された中間周波数信号S4(0° 位相)、S5 (180°位相)、S6 (90°位相)及びS 7 (270°位相)をミキサ5及び6に供給し、高周波信 号S8及びS9に重畳して中間周波出力として出力する ようになされている.

【0007】また一般に信号処理回路に広く用いられる 位相同期PLL (phase locked loop) 回路の場合に も、π/4位相シフト変調回路1と同様、小型かつ低消 **費量力であることが望ましい(図7)。**

【0008】因みにPLL回路10は、局部発振信号S 10を位相比較器11に入力すると、ループフイルタ1 2を介して入力される電圧制御発振回路13の発振出力 S11の位相と当該局部発振信号S10の位相とを比較 し、比較出力をM進のプログラマプルカウンタ14及び 1/N分周回路15を順次介して局部発振信号S10の 整数倍 (N×M倍) に分周した分周出力S12を出力す るようになされている.

[0009]

【発明が解決しようとする課題】ところでπ/4位相シ フト変調回路1やPLL回路10で周波数の変調やデー タのクロツクへの問期に用いられる1/2分周回路3及 び4や1/N分周回路15として、従来は図8に示すよ うなマスタ・スレープ型フリツプフロツブ回路が一般に 用いられている。

【0010】 ここでマスタ・スレープ型のフリツプフロ ツプ回路20は、2入カノアゲートN1~N4で構成さ れるマスタ・フリツプフロツプ回路21及び2入力ノア ゲートN 5 ~N 8 で構成されるスレープ・フリツプフロ 30 ツブ回路22で構成されている。因みに各2入力ノアゲ ートN1~N8は、図9に示すように、並列接続された 電界効果トランジスタQ1及びQ2のドレインに負荷抵 抗R1が接続されて構成されている。

【0011】ところがこのマスタ・スレープ型のフリツ プフロツプ同路20の場合、最高動作用波数はノアゲー ト一段当たりの信号伝搬遅延時間(tpd)に対して4 段分(すなわちノアゲートN1-N3-N5-N7及び ノアゲートN2-N4-N6-N8分)の遅延時間4 (tpd) の逆数となるため高速化を図る上で支障とな つていた。

【0012】そこでさらに高速動作し得るフリツプフロ ツブ回路として、図10に示すようなメモリ・セル型の マスタ・スレープ型フリツプフロツブ回路25が提案さ れている。

【0013】ここで各フリツプフロツプ回路26及び2 7は、ゲートにクロツク信号CK及び反転クロツク信号 ICKを入力することにより電界効果トランジスタQ 5、Q6及びQ7、Q8をオン・オフ制御し、DCFL (Direct Coupled Field effect transistor Logic) [0006] かかる後、1/2分周回路3及び4は、当 50 路のインパータI1、I2及びI3、I4で構成される

ラツチ回路でラツチされたデータをインパータ I5、 I 6及び17、18を介して後段にそれぞれ転送するよう になされている。

【0014】因みに各インパータ [1~]8は、図11 に示すように、電界効果トランジスタQ3のドレインに 負荷抵抗R2を接続することにより構成されている。こ のフリップフロップ回路25の場合、最高動作周波数は 2段分(すなわち [5-17及び [6-18分)の遅延 時間2 (tpd) の逆数となるため、フリツプフロツブ が、インバータを8個接続しなければならないために消 費電力を十分小さくすることはできなかつた。

【0015】そこでさらに消費電力を小さくできるフリ ツブフロツブ回路として、図12に示すような抵抗帰還 型のマスタ・スレープ型フリップフロップ回路30が提 案されている。

【0016】ここで各フリツプフロツプ回路31及び3 2は、ゲートにクロツク信号CK及び反転クロツク信号 ICKを入力することにより電界効果トランジスタQ 回路のインバータ I 5、 I 6 及び I 7、 I 8 を介して後 段に転送される出力信号を抵抗R3、R4及びR5、R 6を介してインパータ 16、 15及び 18、 17の入力 側に帰還するようになされている。

【0017】このフリツプフロツプ回路30の場合、イ ンパータが4個で済むためフリップフロップ回路20及 び25の場合に比して消費電力を1/2にすることがで きる。ところが高速かつ低消費電力で小型の集積回路を 開発するためには、さらに低消費電力で使用素子数が少 まれている.

【0018】本発明は以上の点を考慮してなされたもの で、従来に比して一段と小型かつ低消費電力のフリツブ フロツブ回路を提案しようとするものである。

[0019]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、クロツクバルスCKが立ち上がる タイミングで入力情報Dを第1のフリツブフロツブ回路 41に読み込み、続くクロツクパルスCKが立ち下がる れた入力情報Dを後段の第2のフリツブフロツブ回路4 2に転送するマスタ・スレープ型のフリップフロップ回 路40において、第1及び第2のフリツブフロツブ回路 41及び42は、電界効果トランジスタでなる第1及び 第2の転送ゲートQ41、Q42と、転送ゲートQ4 1、Q42を介して読み込まれた入力情報Dを蓄積する 第1及び第2のキヤパシタC1及びC2と、直結形電界 効果トランジスタ論理回路 (DCFL:Direct Coupled Field effect transistor Logic) で構成され、第1及

Dを後段に反転して出力する第1及び第2のインパータ I41、I42とを備えるようにする。

[0020]

【作用】電界効果トランジスタでなる第1及び第2の転 送ゲートQ41、Q42と第1及び第2のキヤパシタC 1及びC2によつて第1及び第2のフリップフロップ回 路のラツチ部をダイナミツクランダムメモリセルで構成 し、当該ラツチ部に蓄積された入力情報Dを直結形電界 効果トランジスタ論理回路(DCFL:Direct Coupled 回路20の場合に比して2倍で動作させることができる 10 Field effect transistor Logic) で構成される第1及 び第2のインパータI41、I42を介して出力するこ とにより、フリツブフロツブ回路を従来に比して一段と 小型かつ低消費電力で高周波動作させることができる。 [0021]

> 【実施例】以下図面について、本発明の一実施例を詳述 する.

【0022】図1においてマスタ・スレープ型フリツブ フロツプ回路40は、電界効果トランジスタQ41、コ ンデンサC1及びDCFL回路のインパータI41で構 5、Q6及びQ7、Q8をオン・オフ制御し、DCFL 20 成されるマスタ・フリツプフロツブ回路41及び電界効 果トランジスタQ42、コンデンサC2及びDCFL回 路のインパータI42で構成されるスレープ・フリツブ フロップ回路42により構成されるようになされてい る.

【0023】ここで転送ゲート用の電界効果トランジス タQ41及びQ42はそれぞれコンデンサC1及びC2 によりDRAM (Dynamic randam access memory) のメ モリセルを構成するようになされており、各ゲートに供 給されるクロツク信号CK及び反転クロツク信号ICK なく、かつ回路規模の小さいフリツブフロツブ回路が望 30 によつてコンデンサC1及びC2にデータD1及びD2 をラツチするようになされている.

【0024】すなわちマスタ・フリップフロップ回路4 1は、クロツク信号CKが立ち上がるタイミングで、新 たな入力データD1を電界効果トランジスタQ41を介 してコンデンサC1に転送すると共に、新たに格納され たラツチデータD2をインパータ 141を介してスレー プに新たにラツチされたラツチデータD2を出力する。 またマスタ・フリツブフロツブ回路41は、クロツク信 号CKが立ち下がるタイミングで、電界効果トランジス タイミングで第1のフリツブフロツブ回路41に蓄積さ 40 夕Q41をオフ動作し、コンデンサC1に保持されてい るラツチデータD2をスレープ側に転送するようになさ れている。

【0025】同様にスレーブ・フリツプフロツプ回路4 2は、クロツク信号 I CKが立ち上がるタイミングで、 マスタ・フリツプフロツプ回路41から入力されるラツ チデータD2をコンデンサC2に転送すると共に、当該 ラッチデータD2をインパータ 142を介してラツチデ ータD3として出力するようになされている。またスレ ープ・フリップフロップ回路42は、クロック信号IC び第2のキャパシタC1及びC2に蓄積された入力情報 60 Kが立ち下がるタイミングで、電界効果トランジスタQ

5

42をオフ動作し、コンデンサC2に保持されているラッチデータD3を後段に転送するようになされている。

【0026】以上の構成において、フリップ・フロップ回路40のデータ出力D3をインパータI43を介してマスタ・フリップフロップ41の入力側に帰還することにより(図2)、1/2分周回路として動作するフリップ・フロップ回路40の論理動作をシユミレーションする。

【0027】ここで電界効果トランジスタQ41及びQ42は、それぞれエンハンストメント型ガリウムひ素の10接合形電界効果トランジスタ(J-FET)とすると共に、ゲート幅を $8(\mu m)$ 、しきい値電圧 V_{TI} を0.26(V)及び相互インダクタンス g_{II} を400(mS/mm)とする。

【0028】またコンデンサC1及びC2の容量は20 (pF) とし、各インパータ141及びI42はそれぞれ 図3 (A) に示すように、ゲート幅が $40(\mu m)$ のエンハンストメント型ガリウムひ素のJ-FETと抵抗値が $40(\Omega)$ の負荷抵抗R41で構成する。

【0029】さらにクロツク信号CKをマスタ・フリツ 20 ブフロツブ41に供給するインパータ I 44、 I 45及 び反転クロツク信号 I CKをスレーブ・フリツブフロツ ブ42に供給するインパータ I 46、 I 47、またスレーブ側の出力をマスタ側に帰還するインパータ I 43は それぞれ図3 (B) に示すように、ゲート幅が8 [μm]のエンハンストメント型ガリウムひ素のJーFET と抵抗値が1 (kΩ)の負荷抵抗R42で構成する。

【0031】またフリップフロップ回路40の消費電力は、DCFL回路のインパータI41及びI42の2個分で済むため、従来のフリップフロップ回路20(図8)の消費電力の約1/4にすることができ、さらにフリップフロップ回路30(図12)の消費電力と比べても約1/2に低減することができる。

【0032】因みにインパータI41及びI42の消費電力を小さく設定しても当該フリツプフロップ回路40は正常に動作し、フリップフロップ回路40全体の消費電力は約0.3 (mW) と従来に比して約一桁小さくすることができる。

【0033】またマスタ及びスレーブ・フリップフロップ回路による消費電力は、図5において黒丸で示すように、同程度の動作周波数を有する従来のマスタ・フリップフロップ回路の消費電力(図5において白丸で示す)に比して格段的に小さくなる。

【0034】以上の構成によれば、マスタ・フリップフロップ回路41とスレーブ・フリップフロップ回路42をそれぞれDRAMのメモリセルとDCFL回路のインパータで構成し、各電界効果トランジスタのゲートをクロック信号CK及び反転クロック信号ICKでオン・オフ制御することにより、従来に比して素子数が少ないため小型で、かつ一段と低消費電力のフリップフロップ回路を得ることができる。

【0035】なお上述の実施例においては、マスタ及びスレーブ・フリップフロップ回路41及び42の転送ゲート用のトランジスタQ41及びQ42のソースに接続されたコンデンサC1及びC2に入力信号をラッチする場合について述べたが、本発明はこれに限らず、伝送線路に寄生する容量を用いて入力信号をラッチするようにしても良い。このようにすれば一段と素子数を削減することができる。

【0036】また上述の実施例においては、マスタ・スレープ型フリップフロップ回路40を1/2分周回路43として使用する場合について述べたが、本発明はこれに限らず、他の分周回路や同期回路等にも広く適用し得る。

[0037]

【発明の効果】上述のように本発明によれば、第1及び 第2のフリップフロップ 同路のラッチ部を電界効果トラ ンジスタでなる転送ゲートとキャバシタで構成し、当該 キャバシタに蓄積された入力情報を直結形電界効果トラ ンジスタ論理回路でなるインパータを介して転送するこ とにより、低消費電力で高速動作するフリップフロップ 回路を従来に比して一段と少ない素子数で実現すること ができる。

【図面の簡単な説明】

【図1】本発明によるフリップフロップ回路により構成されるマスタ・スレープ型フリップフロップ回路の一実施例を示す接続図である。

【図2】本発明によるフリツプフロツブ同路により構成される1/2分周回路を示す接続図である。

【図3】本発明によるフリツブフロツブ回路を構成する インパータの説明に供する接続図である。

【図4】1/2分周回路の動作特性の説明に供する入出 40 力特性曲線図である。

【図5】本発明によるフリツブフロツブ回路の動作特性 の説明に供する特性曲線図である。

【図 6 】 π / 4 移相シフト変調回路の構成を示す接続図である。

【図7】PLL回路の構成を示す接続図である。

【図8】従来のマスタ・スレープ型フリップフロップ回路を示す接続図である。

【図9】ノアゲートの構成を示す接続図である。

【図10】従来の高速動作用マスタ・スレーブ和フリッ 50 プフロツブ回路を示す接続図である。

【図11】そのインパータ回路の構成を示す接続図であ

【図12】従来の低消費電力用マスタ・スレープ型フリ ツプフロツブ回路を示す接続図である。

【符号の説明】

[図1]





図1 実権例によるマスタ・スレーブ型 フリップフロップ回路の構成

40……マスタ・スレーブ型フリツブフロツブ回路、4 1、42……フリツプフロツプ回路、43……1/2分 周回路、Q41、Q42……電界効果トランジスタ、C 1、C2……コンデンサ、I41、I42……インパー Я.

[図2]



(B) (A)

[図3]

図3 インパータの構成

(図7)




図7 PLL回路の構成

表有動作問級數 [#W/FF]

[図5]

図5高速フリップフロップ回路の特性




図11 インパータ回路の構成

[図10]




図10 従来のマステ・スレープ型 フリップフロップ回路の構成(2)

【手統補正書】

【提出日】平成4年4月17日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】クロツクバルスが立ち上がるタイミングで入力情報を第1の<u>ラツチ</u>阿路に読み込み、続くクロツクバルスが立ち下がるタイミングで上記第1の<u>ラツチ</u>回路に蓄積された入力情報を後段の第2の<u>ラツチ</u>回路に転送するマスタ・スレープ型のフリップフロップ回路において、

上紀第1及び第2の<u>ラツチ</u>回路は、電界効果トランジス タでなる第1及び第2の転送ゲートと、

上記転送ゲートを介して読み込まれた上記入力情報を蓄 確する第1及び第2のキヤバシタと、

直結形電界効果トランジスタ論理回路で構成され、上記第1及び第2のキャパシタに蓄積された上配入力情報を 後段に反転して出力する第1及び第2のインパータとを 具えることを特徴とするフリップフロップ回路。

【手統補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】ここでマスタ・スレーブ型のフリツプフロップ回路20は、2入カノアゲートN1~N4で構成されるマスタ・<u>ラツチ</u>回路21及び2入カノアゲートN5~N8で構成されるスレーブ・<u>ラツチ</u>回路22で構成されている。因みに各2入カノアゲートN1~N8は、図9に示すように、並列接続された電界効果トランジスタQ1及びQ2のドレインに負荷抵抗R1が接続されて構成されている。

【手統補正3】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正内容】

【0016】ここで各ラツチ回路31及び32は、ゲートにクロツク信号CK及び反転クロツク信号ICKを入力することにより電界効果トランジスタQ5、Q6及びQ7、Q8をオン・オフ制御し、DCFL回路のインパータI5、I6及びI7、I8を介して後段に転送される出力信号を抵抗R3、R4及びR5、R6を介してインパータI6、I5及びI8、I7の入力側に帰還するようになされている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

[0019]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、クロツクバルスCKが立ち上がる タイミングで入力情報Dを第1の<u>ラツチ</u>回路41に読み 込み、続くクロツクパルスCKが立ち下がるタイミング で第1の<u>ラツチ</u>回路41に書積された入力情報Dを後段 の第2のラツチ回路42に転送するマスタ・スレープ型 のフリップフロップ回路40において、第1及び第2の ラツチ回路 41及び42は、電界効果トランジスタでな る第1及び第2の転送ゲートQ41、Q42と、転送ゲ ートQ41、Q42を介して読み込まれた入力情報Dを 蓄積する第1及び第2のキヤパシタC1及びC2と、直 結形電界効果トランジスタ論理回路(DCFL:D1r ectCoupled Field effect t ransistor Logc) で構成され、第1及び 第2のキャパシタC1及びC2に蓄積された入力情報D を後段に反転して出力する第1及び第2のインパータ1

41、「42とを備えるようにする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

[0020]

【作用】電界効果トランジスタでなる第1及び第2の転送ゲートQ41、Q42と第1及び第2のキヤパシタC1及びC2によつてフリツプフロツプ回路の第1及び第2のラツチ部をダイナミツクランダムアクセスメモリのメモリセルで構成し、当該ラツチ部に蓄積された入力情報Dを直結形電界効果トランジスタ論理回路(DCFL:Direct Coupled Field effect transistor Logc)で構成される第1及び第2のインパータI41、I42を介して出力することにより、フリツプフロツプ回路を従来に比して一段と小型かつ低消費電力で高周波動作させることができる。

【手統補正6】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】図1においてマスタ・スレープ型フリップフロップ回路40は、電界効果トランジスタQ41、コンデンサC1及びDCFL回路のインパータI41で構成されるマスタ・ラッチ回路41及び電界効果トランジスタQ42、コンデンサC2及びDCFL回路のインパータI42で構成されるスレーブ・ラッチ回路42により構成されるようになされている。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】すなわちマスタ・<u>ラツチ</u>回路41は、クロック信号CKが立ち上がるタイミングで、新たな入力データD1を電界効果トランジスタQ41を介してコンデンサC1に転送すると共に、新たに格納されたラッチデータD2をインパータI41を介してスレーブに新たにラッチされたラッチデータD2を出力する。またマスタ・<u>ラツチ</u>回路41は、クロック信号CKが立ち下がるタイミングで、電界効果トランジスタQ41をオフ動作し、コンデンサC1に保持されているラッチデータD2をスレーブ側に転送するようになされている。

【手統補正8】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】 阿様にスレーブ・ラツチ回路42は、クロツク信号ICKが立ち上がるタイミングで、マスタ・ラッチ回路41から入力されるラツチデータD2をコンデンサC2に転送すると共に、当該ラツチデータD2をインバータ142を介してラツチデータD3として出力するようになされている。またスレーブ・ラッチ回路42は、クロツク信号ICKが立ち下がるタイミングで、電界効果トランジスタQ42をオフ動作し、コンデンサC2に保持されているラツチデータD3を後段に転送するようになされている。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

【0026】以上の構成において、フリツブ・フロツブ 回路40のデータ出力D3をインパータ I43を介して マスタ・<u>ラツチ</u>41の入力側に帰還することにより(図 2)、1/2分周回路として動作するフリツブ・フロッ プ回路40の論理動作をシユミレーションする。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

 $[0\ 0\ 2\ 8]$ またコンデンサ $C\ 1$ 及び $C\ 2$ の容量は $2\ 0$ $\{pF\}$ とし、各インパータ $I\ 4\ 1$ 及び $I\ 4\ 2$ はそれぞれ図 $3\ (A)$ に示すように、ゲート幅が $4\ 0\ (\mu m)$ のエンハンストメント型ガリウムひ素のJ -F E T と抵抗値が $4\ (k\ Q)$ の負荷抵抗 $R\ 4\ 1$ で構成する。

【手統補正11】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

【0033】また<u>当該</u>フリップフロップ回路による消費電力は、図5において黒丸で示すように、同程度の動作周波数を有する従来のマスタ・<u>スレープ型</u>フリップフロプ回路の消費電力(図5において白丸で示す)に比して格段的に小さくなる。

【手統補正12】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】以上の構成によれば、マスタ・<u>ラッチ</u>回路 41とスレープ・<u>ラッチ</u>回路42をそれぞれDRAMの メモリセルとDCFL回路のインパータで構成し、各電 界効果トランジスタのゲートをクロック信号CK及び反 転クロック信号ICKでオン・オフ制御することにより、従来に比して素子数が少ないため小型で、かつ一段と低消費電力のフリップフロップ回路を得ることができる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0035

【補正方法】変更

【補正内容】

【0035】なお上述の実施例においては、マスタ及びスレーブ・ラッチ回路41及び42の転送ゲート用のトランジスタQ41及びQ42のソースに接続されたコンデンサC1及びC2に入力信号をラッチする場合について述べたが、本発明はこれに限らず、伝送鍛路に寄生する容量を用いて入力信号をラッチするようにしても良い。このようにすれば一段と素子数を削減することができる。

【手統補正14】

【補正対象書類名】明細書

【補正対象項目名】0037

【補正方法】変更

【補正内容】

[0037]

【発明の効果】上述のように本発明によれば、マスタ・スレーブ型フリツプフロツプ回路のラツチ部を電界効果トランジスタでなる転送ゲートとキヤバシタで構成し、当該キヤバシタに蓄積された入力情報を直結形電界効果トランジスタ論理回路でなるインバータを介して転送することにより、低消費電力で高速動作するフリツプフロップ回路を従来に比して一段と少ない素子数で実現することができる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】本発明による<u>ラツチ</u>回路により構成されるマスタ・スレーブ型フリツブフロツブ回路の一実施例を示す接続図である。

【図2】本発明によるフリツブフロツブ回路により構成される1/2分周回路を示す接続図である。

【図3】本発明によるフリツブフロツブ回路を構成する インパータの説明に供する接続図である。

【図4】1/2分周回路の動作特性の説明に供する入出 力特性曲線図である。

【図5】本発明によるフリツプフロツブ回路の動作特性 の説明に供する特性曲線図である。

【図 6】 π/4移相シフト変調回路の構成を示す接続図である。

【図7】PLL回路の構成を示す接続図である。

【図8】従来のマスタ・スレーブ型フリツプフロツブ回 路を示す接続図である。

【図9】ノアゲートの構成を示す接続図である。

【図10】従来の高速動作用マスタ・スレープ型フリツ プフロツブ回路を示す接続図である。

【図11】そのインパータ回路の構成を示す接続図である。

【図12】従来の低消費電力用マスタ・スレープ型フリップフロップ回路を示す接続図である。

【符号の説明】

40……マスタ・スレーブ型フリツプフロツブ回路、4 1、42……<u>ラツチ</u>回路、43……1/2分周回路、Q 41、Q42……電界効果トランジスタ、C1、C2… …コンデンサ、I41、I42……インパータ、

			. ,
			•
			· ·
			•
	•		
			;